Tài liệu Hệ thống đa xử lí

  • Số trang: 116 |
  • Loại file: PDF |
  • Lượt xem: 212 |
  • Lượt tải: 0

Mô tả:

Hệ thống đa xử lí
Chương 1 1.1. Đặt Vấn Đề. Ngày nay kỹ thuật vi điều khiển đã trở nên quen thuộc trong các ngành kỹ thuật và trong dân dụng. Từ các dây chuyền sản xuất lớn đến các thiết bị gia dụng, chúng ta đều thấy sự hiện diện của vi điều khiển. Các bộ vi điều khiển có khả năng xử lý nhiều hoạt động phức tạp mà chỉ cần một chip vi mạch nhỏ, nó đã thay thế các tủ điều khiển lớn và phức tạp bằng những mạch điện gọn nhẹ, dễ dàng thao tác sử dụng. Vi điều khiển không những góp phần vào kỹ thuật điều khiển mà còn góp phần to lớn vào việc phát triển thông tin. Đó chính là sự ra đời của hàng loạt thiết bị tối tân trong ngành viễn thông, truyền hình, đặc biệt là sự ra đời của mạng Internet -siêu xa lộ thông tin, góp phần đưa con người đến đỉnh cao của nền văn minh nhân loại. Chính vì các lý do trên, việc tìm hiểu, khảo sát vi điều khiển là điều mà các sinh viên ngành điện mà đặc biệt là chuyên ngành kỹ thuật điện-điện tử phải hết sức quan tâm. Đó chính là một nhu cầu cần thiết và cấp bách đối với mỗi sinh viên, đề tài này được thực hiện chính là đáp ứng nhu cầu đó. Các bộ điều khiển sử dụng vi điều khiển tuy đơn giản nhưng để vận hành và sử dụng đươc lại là một điều rất phức tạp. Phần công việc xử lý chính vẫn phụ thuộc vào con người, đó chính là chương trình hay phần mềm. Tuy chúng ta thấy các máy tính ngày nay cực kỳ thông minh, giải quyết các bài toán phức tạp trong vài phần triệu giây, nhưng đó cũng là dựa trên sự hiểu biết của con người. Nếu không có sự tham gia của con người thì hệ thống vi điều khiển cũng chỉ là một vật vô tri. Do vậy khi nói đến vi điều khiển cũng giống như máy tính bao gồm 2 phầân là phần cứng và phần mềm. Các bộ vi điều khiển theo thời gian cùng với sự phát triển của công nghệ bán dẫn đã tiến triển rất nhanh, từ các bộ vi điều khiển 4 Bit đơn giản đến các bộ vi điều khiển 32 Bit. Với công nghệ tiên tiến ngày nay các máy tính có thể đi đến việc suy nghĩ, tri thức các thông tin đưa vào, đó là các máy tính thuộc thế hệ trí tuệ nhân tạo. Mặc dù vi điều khiển đã đi được những bước dài như vậy nhưng để tiếp cận được với kỹ thuật này không thể là một việc có được trong một sớm một chiều. Việc hiểu được cơ chế hoạt động của bộ vi điều khiển 8 Bit là cơ sở để chúng ta tìm hiểu và sử dụng các bộ vi điều khiển tối tân hơn, đây chính là bước đi đầu tiên khi chúng ta muốn xâm nhập sâu hơn vào lĩnh vực này. Để tìm hiểu bộ vi điều khiển một cách khoa học và mang lại hiệu quả cao làm nền tản cho việc xâm nhập vào những hệ thống tối tân hơn. Việc trang bị những kiến thức về vi điều khiển cho sinh viên là hết sức cần thiết. Xuất phát từ thực tiển này em đã đi đến quyết định chọn đề tài “HỆ THỐNG ĐA XỬ LÍ”. Để ứng dụng vào việc quản lí các phòng ở trong một toà nhà bao gồm: cho phép vào phòng khi có mã vào, đo nhiệt độ phòng, báo cháy. 1.2. Mục Đích, Yêu Cầu Của Đề Tài. Đề tài này phải giải quyết được nhiều việc như thu thập dữ liệu về nhiệt độ, báo động khi có cháy hoặc có sự xâm nhập bất hợp pháp, kiểm tra sự cho phép ra vào trong một phạm vi quản lí rộng. Cho nên hệ thống đa xử lí này sẽ được thiết kế bao gồm một máy tính PC và các mạng vi xử lí con, trong đó máy tính PC sẽ đảm nhận việc quản lí điều khiển tất cả các mạng vi xử lí con trong hệ thống. Hệ thống này có thể dùng trong việc kiểm soát một khách sạn, một toà nhà cao tầng hoặc một chung cư bằng cách bố trí hệ thống như sau:máy tính PC đặt ở trung tâm điều hành kiểm tra, nó sẽ điều khiển các mạng vi xử lí con được đặt tại các phòng ở riêng biệt trong toà nhà. Máy tính PC sẽ thu nhận dữ liệu từ các mạng con, xử lí và sau đó ra lệnh cho chúng. Các mạng con này thực hiện các lệnh từ PC. Các lệnh đó bao gồm: mở cửa phòng cho người vào khi có mã vào hợp lệ, báo động khi có cháy hay có sự đột nhập, hiển thị nhiệt độ. 1.3. Cơ Sở Lí Luận. Dựa trên cơ sở của các đề tài vi xử lý và vi điều khiển, đặc biệt là các tính năng của chúng cũng như các họ IC giao tiếp, hiển thị và giải mã …, nhằm thiết kế một hệ thống vi điều khiển góp phần làm phong phú thêm cho việc hiểu biết về lĩnh vực này đồng thời có thể mở rộng và định hướng về sau. Đề tài này được thực hiện chủ yếu dựa vào kiến thức về vi xử lí, các phương pháp truyền dữ liệu, giao tiếp ngoại vi của máy tính đồng thời các lí thuyết về mạch điện tử cũng như việc tìm hiểu về các linh kiện IC được dùng. Nói chung là các kiến thức cần thiết cho một sinh viên để ra trường ứng dụng những gì học được vào thực tế với cái nhìn đúng đắn hơn. Các linh kiện được sử dụng trong đề tài sẽ bao gồm:  Vi điều khiển AT89C51.  Bộ biến đổi ADC : IC ADC0804.  Máy tính PC và IC Max232, IC N75176B.  Bộ giải mã BCD sang Led 7 đoạn IC 74247 và Led 7 đoạn.  Bộ cảnh báo dùng IC LM555. 1.4. Giới Hạn Của Đề Tài. Do thời gian nghiên cứu và thực hiện đề tài có giới hạn, luận án này chỉ thực hiện trong phạm vi sau: Hệ thống đa xử lí sẽ được thiết kế bao gồm: một máy tính PC kết nối điều khiển với hai mạng (kit) vi xử lí. Mỗi kit vi xử lí thì bao gồm các khối sau: khối đo và hiển thị nhiệt độ; khối bàn phím nhập; khối đảm nhận mở cửa, báo cháy. Với một hệ thống như vậy cũng đã đủ để khái quát một cách rõ ràng về nội dung chính của đề tài, và ngoài ra chúng ta sẽ rất dễ dàng để mở rộng thêm các kit vi xử lí con nếu cần thiết. Bởi vì về nguyên lí thì các mạng vi xử lí con này hoàn toàn giống nhau, chỉ khác nhau về vị trí và địa chỉ trong mạng. Và địa chỉ thì chúng ta dễ dàng thêm vào bằng phần mềm. Chương 2 2.1. Giới thiệu khái quát về họ IC MCS-51™ MCS-51( là một họ IC vi điều khiển do Intel phát triển và sản xuất. Một số nhà sản xuất được phép cung cấp các IC tương thích với các sản phẩm MCS-51( của Intel là Siemens, Advanced Micro Devices, Fujitsu, Philips, Atmel… Các IC của họ MCS-51( có các đặc trưng chung như sau: • 4 port I/O 8 bit • Giao tiếp nối tiếp • 64K không gian bộ nhớ chương trình mở rộng • 64K không gian bộ nhớ dữ liệu mở rộng • Một bộ xử lý luận lý (thao tác trên các bit đơn) • 210 bit được địa chỉ hóa • Bộ nhân/chia 4 (s. Ngoài ra, tùy theo số hiệu sản xuất mà chúng có những khác biệt về bộ nhớ và bộ định thời/bộ đếm như trong bảng so sánh dưới đây: Bảng 2.1 So sánh giữa các IC họ MCS-51 Số hiệu sản xuất 8031 8051 8751 8951 8032 8052 8752 8952 Bộ nhớ chương trình trên chip 0K 4K ROM 4K EPROM 4K FLASH 0K 8K ROM 8K EPROM 8K FLASH Bộ nhớ dữ liệu Số bộ định thời trên chip (bộ đếm) 128 byte 2 128 byte 2 128 byte 2 128 byte 2 256 byte 3 256 byte 3 256 byte 3 256 byte 3 2.2. Giới Thiệu AT89C51. AT89C51 là một Microcomputer 8 bit, loại CMOS, có tốc độ cao và công suất thấp với bộ nhớ Flash có thể lập trình được. Nó được sản xuất với công nghệ bộ nhớ không bay hơi mật độ cao của hãng Atmel, và tương thích với chuẩn công nghiệp của 80C51 và 80C52 về chân ra và bộ lệnh. Vì lý do đó, kể từ đây về sau ta sẽ dùng thuật ngữ “80C51” (hoặc "8051") Hình 2.1 Sơ đồ khối của AT89C51 2.2.1. Những Đặc Trưng Của AT89C51. + Tương thích với các sản phẩm MCS-51 + 4KByte bộ nhớ Flash có thể lập trình lại với 1000 chu kỳ đọc/xoá + Hoạt động tĩnh đầy đủ: 0Hz đến 24MHz + Khoá bộ nhớ chương trình ba cấp + 128 x 8 bit RAM nội + 32 đường xuất-nhập lập trình được (tương ứng 4 port) + Hai timer/counter 16 bit + Một port nối tiếp song công lập trình được + Mạch đồng hồ và bộ dao động trên chip Cấu hình chân của AT89C51 như sau: Hình 2.2 Sơ đồ chân của AT89C51 Như vậy AT89C51 có tất cả 40 chân. Mỗi chân có chức năng như các đường I/O (xuất/nhập), trong đó 24 chân có công dụng kép: mỗi đường có thể hoạt động như một đường I/O hoặc như một đường điều khiển hoặc như thành phần của bus địa chỉ và bus đữ liệu. Mô tả chân • VCC (chân 40) Chân cấp nguồn. • GND (chân 20) Chân nối đất. • Port 0 Port 0 là một port xuất/nhập song hướng cực máng hở 8 bit. Nếu được sử dụng như là một ngõ xuất thì mỗi chân có thể kéo 8 ngõ vào TTL. Khi mức 1 được viết vào các chân của port 0, các chân này có thể được dùng như là các ngõ nhập tổng trở cao. Port 0 có thể được định cấu hình để hợp kênh giữa bus địa chỉ và bus dữ liệu (phần byte thấp) khi truy cập đến bộ nhớ dữ liệu và bộ nhớ chương trình ngoài. Ở chế độ này, P0 có các điện trở pullup bên trong. Port 0 cũng nhận các byte code (byte mã chương trình) khi lập trình Flash, và xuất ra các byte code khi kiểm tra chương trình. Cần có các điện trở pullup bên ngoài khi thực hiện việc kiểm tra chương trình. • Port 1 Port 1 là một port xuất/nhập song hướng 8 bit có các điện trở pullup bên trong. Các bộ đệm ngõ ra của port 1 có thể kéo hoặc cung cấp 4 ngõ nhập TTL. Khi mức 1 được viết vào các chân của port 1, chúng được kéo lên cao bởi các điện trở pullup nội và có thể được dùng như là các ngõ nhập. Nếu đóng vai trò là các ngõ nhập, các chân của port 1 (được kéo xuống thấp qua các điện trở bên ngoài) sẽ cấp dòng IIL do các điện trở pullup bên trong. • Port 2 Port 2 là một port xuất/nhập song hướng 8 bit có các điện trở pullup bên trong. Các bộ đệm ngõ ra của port 2 có thể kéo hoặc cung cấp 4 ngõ vào TTL. Khi các mức 1 được viết vào các chân của port 2 thì chúng được kéo lên cao bởi các điện trở pullup nội và có thể được dùng như các ngõ vào. Khi được dùng như các ngõ vào, các chân của port 2 (được kéo xuống qua các điện trở bên ngoài) sẽ cấp dòng IIL do có các điện trở pullup bên trong. Port 2 phát ra byte cao của địa chỉ khi đọc từ bộ nhớ chương trình ngoài và khi truy cập bộ nhớ dữ liệu ngoài dùng các địa chỉ 16 bit (MOVX @DPTR). Trong ứng dụng này, nó dùng các điện trở pullup nội "mạnh" khi phát ra các mức 1. Khi truy cập bộ nhớ dữ liệu ngoài dùng các địa chỉ 8 bit (MOVX @RI), port 2 phát ra các nội dung của thanh ghi chức năng đặc biệt P2. Port 2 cũng nhận các bit cao của địa chỉ và một vài tín hiệu điều khiển khi lập trình và kiểm tra Flash. • Port 3 Port 3 là một port xuất-nhập song hướng 8 bit có điện trở pullup nội bên trong. Các bộ đệm ngõ ra của port 3 có thể kéo hoặc cung cấp 4 ngõ vào TTL. Khi các mức 1 được viết vào các chân của port 3 thì chúng được kéo lên cao bởi các điện trở pullup nội và có thể được dùng như các ngõ vào. Khi được dùng như các ngõ vào, các chân của port 3 (được kéo xuống qua các điện trở bên ngoài) sẽ cấp dòng IIL do có các điện trở pullup bên trong. Port 3 cũng cung cấp các chức năng của các đặc trưng đặc biệt như được liệt kê dưới đây: Bảng 2.2 Các chức năng chuyển đổi trên Port 3 Chân P3.0 P3.1 Tên RXD TXD Các chức năng chuyển đổi Port nhập tiếp nối Port xuất tiếp nốt P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 INT0 INT1 T0 T1 WR RD Ngắt không bên ngoài Ngắt một bên ngòai Ngõ vào Timer/Counter 0 Ngõ vào Timer/Counter 1 Xung ghi bộ nhớ dữ liệu ngoài Xung đọc bộ nhớ dữ liệu ngòai • RST (chân 9) Ngõ vào reset. Một mức cao trên chân này khoảng hai chu kỳ máy trong khi bộ dao động đang chạy sẽ reset thiết bị. • ALE/ PROG ALE là một xung ngõ ra để chốt byte thấp của địa chỉ trong khi truy cập bộ nhớ ngoài. Chân này cũng là ngõ nhập xung lập trình Ĩ) khi lập trình Flash. Khi hoạt động bình thường, ALE được phát với một tỷ lệ không đổi là 1/6 tần số bộ dao động và có thể được dùng cho các mụch đích timing và clocking bên ngoài. Tuy nhiên, lưu ý rằng một xung ALE sẽ bị bỏ qua mỗi khi truy cập bộ nhớ dữ liệu ngoài. Nếu muốn, hoạt động ALE có thể cấm được bằng cách set bit 0 của SFR tại địa chỉ 8Eh. Nếu bit này được set, ALE chỉ dược hoạt động khi có một lệnh MOVX hoặc MOVC. Ngược lại, chân này được kéo lên cao bởi các điện trở pullup "nhẹ". Việc set bit cấm-ALE không có tác dụng khi bộ vi điều khiển đang ở chế độ thi hành ngoài. • PSEN PSEN (Program Store Enable) là xung đọc bộ nhớ chương trình ngoài. Khi AT89C52 đang thi hành mã (code) từ bộ nhớ chương trình ngoài, PSEN ñöôïc kích hoaït hai laàn moãi chu kyø maùy, nhöng hai hoaït ñoäng PSEN seõ bò boû qua moãi khi truy caäp boä nhôù döõ lieäu ngoaøi. • EA /Vpp EA (External Access Enable) phaûi ñöôïc noái vôùi GND ñeå cho pheùp thieát bị đọc code từ bộ nhớ chương trình ngoài có địa chỉ từ 0000H đến FFFFH. Tuy nhiên, lưu ý rằng nếu bit khoá 1 (lock-bit 1) được lập trình,Ġ sẽ được chốt bên trong khi reset. EA phaûi ñöôïc noái vôùi Vcc khi thi haønh chöông trình beân trong. Chaân naøy cũng nhận điện áp cho phép lập trình Vpp=12V khi lập trình Flash (khi đó áp lập trình 12V được chọn). • XTAL1 và XTAL2 XTAL1 và XTAL2 là hai ngõ vào và ra của một bộ khuếch đại dao động nghịch được cấu hình để dùng như một bộ dao động trên chip. Hình 2.3. Các kết nối của bộ dao động Không có yêu cầu nào về duty cycle của tín hiệu xung ngoài,vì ngõ nhập nối với mạch tạo xung nội là một flip-flop chia đôi, nhưng các chỉ định về thời gian high và low, các mức áp tối đa và tối thiểu phải được tuân theo. Các đặc trưng khác sẽ được trình bày một cách chi tiết hơn ở những phần tiếp theo sau đây. 2.2.2. Tổ Chức Bộ Nhớ 8051/8031 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên trong; dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu. Bộ nhớ bên trong bao gồm ROM và RAM trên chip, RAM trên chip bao gồm nhiều phần : phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt. Hai đặc tính cần lưu ý là : • Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác. • Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngoài như trong các bộ vi xử lý khác. Chi tiết về bộ nhớ RAM trên chip: Như ta thấy trên hình ( ), RAM bên trong 8051/8031 được phân chia giữa các bank thanh ghi (00H–1FH), RAM địa chỉ hóa từng bit (20H–2FH), RAM đa dụng (30H–7FH) và các thanh ghi chức năng đặc biệt (80H–FFH). 2.2.2.1. RAM đa dụng. Mặc dù trên hình cho thấy 80 byte RAM đa dụng chiếm các địa chỉ từ 30H– 7FH, 32 byte dưới cùng từ 00H đến 1FH cũng có thể được dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác). Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy, lệnh sau sẽ được dùng : MOV A, 5FH Lệnh này di chuyển 1 byte dữ liệu dùng cách đánh địa chỉ trực tiếp để xác định “địa chỉ nguồn” (5FH). Đích nhận dữ liệu được ngầm xác định trong mã lệnh là thanh ghi tích lũy A. RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua R0 hay R1. Ví dụ, hai lệnh sau thi hành cùng nhiệm vụ như lệnh đơn ở trên : FFFF FFFF Bộ nhớ chương trình được chọn qua psen Boä nhôù döõ lieäu ñöôïc choïn qua WR vaø RD FF 00 0000 Boä nhôù treân chip 0000 Boä nhôù môû roäng Hình 2.4 Tóm tắt các vùng bộ nhớ của 8031/8051. MOV R0, #5FH MOV A, @R0 Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0, và lệnh thứ hai dùng địa chỉ trực tiếp để di chuyển dữ liệu “được trỏ bởi R0” vào thanh ghi tích lũy. Ñòa chæ byte Ñòa chæ bit 7F RAM ña duïng 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 0F 08 07 00 Ñòa chæ byte Ñòa chæ bit FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC D0 D7 D6 D5 D4 D3 D2 – D0 PSW B8 – BC BB BA B9 B8 IP B0 B7 B6 B5 B4 B3 B2 B1 B0 P3 A8 AF – AC AB AA A9 A8 IE A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 99 98 khoâng ñöôïc ñòa chæ hoùa bit SBUF 9F 9E 9D 9C 9B 9A 99 98 SCON 90 97 96 95 94 93 92 91 90 P1 8D 8C 8B 8A 89 88 87 khoâng ñöôïc ñòa chæ hoùa bit TH1 khoâng ñöôïc ñòa chæ hoùa bit TH0 khoâng ñöôïc ñòa chæ hoùa bit TL1 khoâng ñöôïc ñòa chæ hoùa bit TL0 khoâng ñöôïc ñòa chæ hoùa bit TMOD 8F 8E 8D 8C 8B 8A 89 88 TCON khoâng ñöôïc ñòa chæ hoùa bit PCON khoâng ñöôïc ñòa chæ hoùa bit DPH khoâng ñöôïc ñòa chæ hoùa bit DPL khoâng ñöôïc ñòa chæ hoùa bit SP 87 86 85 84 83 82 81 80 P0 – – 7F 7E 7D 7C 7B 7A 79 78 77 76 75 74 73 72 71 70 6F 6E 6D 6C 6B 6A 69 68 67 66 65 64 63 62 61 60 – 5F 5E 5D 5C 5B 5A 59 58 57 56 55 54 53 52 51 50 4F 4E 4D 4C 4B 4A 49 48 47 46 45 44 43 42 41 40 3F 3E 3D 3C 3B 3A 39 38 37 36 35 34 33 32 31 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 1E 1D 1C 1B 1A 19 18 17 16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 07 06 05 04 03 02 07 00 1 Bank 3 Bank 2 Bank 1 Bank thanh ghi 0 (maëc ñònh cho R0-R7) RAM 83 82 81 80 CAÙC THANH GHI CHÖÙC NAÊNG ÑAËC BIEÄT Hình 2.5 Tóm tắt bộ nhớ dữ liệu trên chip. 2.2.2.2 RAM địa chỉ hóa từng bit 8051/8031 chứa 210 bit được địa chỉ hóa, trong đó 128 bit là ở các địa chỉ byte 20H đến 2FH, và phần còn lại là trong các thanh ghi chức năng đặc biệt. Ý tưởng truy xuất từng bit riêng rẽ bằng phần mềm là một đặc tính tiện lợi của vi điều khiển nói chung. Các bit có thể được đặt, xóa, AND, OR, ... với một lệnh đơn. Đa số các vi xử lý đòi hỏi một chuỗi lệnh đọc-sửa-ghi để đạt được hiệu quả tương tự. Hơn nữa, các port I/O cũng được địa chỉ hóa từng bit làm đơn giản phần mềm xuất nhập từng bit. Có 128 bit được địa chỉ hóa đa dụng ở các byte 20H đến 2FH. Các địa chỉ này được truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng. Ví dụ, để đặt bit 67H, ta dùng lệnh sau : SETB 67H Chú ý rằng “địa chỉ bit 67H” là bit có trọng số lớn nhất (MSB) ở “địa chỉ byte 2CH”. Lệnh trên sẽ không tác động đến các bit khác ở địa chỉ này. Các vi xử lý sẽ phải thi hành nhiệm vụ tương tự như sau : MOV A, 2CH ORL A, #10000000B MOV 2CH,A ; đọc cả byte ; set MSB ; ghi lại cả byte 2.2.2.3 Các bank thanh ghi : 32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi. Bộ lệnh của 8051/8031 hỗ trợ 8 thanh ghi (R0 đến R7) và theo mặc định (sau khi reset hệ thống) các thanh ghi này ở các địa chỉ 00H–07H. Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích lũy : MOV A, R5 Đây là lệnh 1 byte dùng địa chỉ thanh ghi. Tất nhiên, thao tác tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai : MOV A, 05H Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Các giá trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này. Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trình (PSW). Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung của thanh ghi tích lũy vào địa chỉ 18H : MOV R0, A Ý tưởng dùng “các bank thanh ghi” cho phép “chuyển hướng” chương trình nhanh và hiệu quả (từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác). 2.2.3 Các Thanh Ghi Chức Năng Đặc Biệt Một bản đồ vùng bộ nhớ trên chip được gọi là không gian thanh ghi chức năng đặc biệt (SFR) như được trình bày trong bảng. Lưu ý rằng không phải tất cả các địa chỉ đều được sử dụng, và các địa chỉ không được sử dụng có thể không được cung cấp trên con chip. Các hành động đọc đến các địa chỉ này nói chung sẽ trả về các dữ liệu ngẫu nhiên, và các hành động viết sẽ có một hiệu ứng không xác định. Các phần mềm người dùng không nên viết các mức 1 đến những vị trí không được liệt kê này, vì chúng có thể được dùng trong các sản phẩm tương lai khi thêm vào các đặc trưng mới. Trong trường hợp này, các giá trị reset hoặc không tích cực của các bit mới sẽ luôn là 0. Các thanh ghi nội của 8051/8031 được truy xuất ngầm định bởi bộ lệnh. Ví dụ lệnh “INC A” sẽ tăng nội dung của thanh ghi tích lũy A lên 1. Tác động này được ngầm định trong mã lệnh. Các thanh ghi trong 8051/8031 được định dạng như một phần của RAM trên chip. Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi đếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp, nên không lợi lộc gì khi đặt chúng vào trong RAM trên chip). Đó là lý do để 8051/8031 có nhiều thanh ghi như vậy. Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR : Special Function Register) ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa. Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. Chú ý rằng một vài SFR có thể được địa chỉ hóa bit hoặc byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Bit Ví dụ lệnh Kyùsau hieäu: SETB Ñòa chæ0E0H sẽ set bit 0 trong YÙthanh nghóa ghi tích lũy, các bit khác rằng E0H đồng thời là địa chỉ byte của cả thanh ghi PSW.7không đổi. CY Ta thấy D7H Côø nhôù tích PSW.6 lũy và là địa AC chỉ bit củaD6H bit có trọng Côø số nhỏ nhất trong thanh ghi tích lũy. Vì nhôù phuï lệnhPSW.5 SETB chỉ tácF0động trênD5H bit, nên chỉ Côø có 0địa chỉ bit là có hiệu quả. PSW.4 PSW.3 RS1 D4H Bit 1 choïn bank thanh ghi RS0 TrạngD3H Bit 0Trình choïn bank 2.2.3.1.Từ Thái Chương : thanh ghi 00 = bank 0 : ñòa chæ 00H–07H Từ trạng thái chương trình (PSW : Program ở địa chỉ D0H 01 = bank 1Status : ñòa chæWord) 08H–0FH 10 = bank 2 : ñòa chæ 10H–17H chứa các bit trạng thái như bảng tóm tắt sau : PSW.2 Bảng PSW.1 PSW.0 11 = bank 3 : ñòa chæ 18H–1FH Côø traøn 2.3 từOV trạng thái D2H chương trình. – P D1H D0H Döï tröõ Côø parity chaün * Cờ nhớ Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho các lệnh toán học : nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn bởi phép trừ. Ví dụ, nếu thanh ghi tích lũy chứa FFH, thì lệnh ADD A, #1 sẽ trả về thanh ghi tích lũy kết quả 00H và set cờ nhớ trong PSW. Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit. Ví dụ, lệnh sau sẽ AND bit 25H với cờ nhớ và đặt kết quả trở vào cờ nhớ : ANL C, 25H * Cờ nhớ phụ Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết quả của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu các giá trị được cộng là số BCD, thì sau lệnh cộng cần có DA A (hiệu chỉnh thập phân thanh ghi tích lũy) để mang kết quả lớn hơn 9 vào nibble cao. * Cờ 0 Cờ 0 (F0) là 1 bit cờ đa dụng dành cho các ứng dụng của người dùng. * Các bit chọn bank thanh ghi Các bit chọn bank thanh ghi (RS0 và RS1) xác định bank thanh ghi được tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ, ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte 1FH) đến thanh ghi tích lũy : SETB RS1 SETB RS0 MOV A, R7 Khi chương trình được hợp dịch, các đại chỉ bit đúng được thay thế cho các ký hiệu “RS1” và “RS0”. Vậy, lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H. * Cờ tràn Cờ tràn (OV) được set sau một lệnh cộng hoặc trừ nếu có một phép toán bị tràn. Khi các số có dấu được công hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không dấu được cộng, bit OV có thể được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn -128 sẽ set bit OV. Kết quả là một số có dấu 8EH được xem như -116, không phải là kết quả đúng (142), vì vậy, bit OV được set. 2.2.3.2 Thanh ghi B. Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích lũy A cho các phép toán nhân và chia. Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả về kết quả 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết quả nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được xem như thanh ghi đệm đa dụng. Nó được địa chỉ hóa từng bit bằng các địa chi bit F0H đến F7H. 2.2.3.3.Con trỏ ngăn xếp . Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ đọc dữ liệu và giảm SP. Ngăn xếp của 8051/8031 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp. Chúng là 128 byte đầu của 8051/8031. Để khởi động lại SP với ngăn xếp bắt đầu tại 60H,các lệnh sau đây được dùng: MOV SP, #5FH Trên 8051/8031 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ dùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ liệu đầu tiên. Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống. Giá trị mặc định đó là 07H và kết quả là ngăn đầu tiên để cất dữ liệu có địa chỉ là 08H. Nếu phần mềm ứng dụng không khởi động lại SP, bank thanh ghi 1 (có thể cả 2 và 3) sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để cất và lấy lại bộ đếm chương trình. 2.2.3.4. Con Trỏ Dữ Liệu Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL : byte thấp) và 83H (DPH : byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H : MOV A, #55H MOV DPTR, #1000H MOVX @DPTR, A Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy. Lệnh thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu. Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H). 2.2.3.5.Các Thanh Ghi Port Xuất Nhập . Các port của 8051/8031 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hóa từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi. Ví dụ nếu một motor được nối qua một cuộn dây có transistor lái đến bit 7 của Port 1, nó có thể được bật và tắt bằng một lệnh đơn : SETB P1.7 ; bật motor CLR P1.7 ; tắt motor Các lệnh trên dùng dấu chấm để xác định một bit trong một byte. Trình hợp dịch sẽ thi hành sự chuyển đổi cần thiết, vì vậy hai lệnh sau đây là như nhau : CLR P1.7 CLR 97H Trong một ví dụ khác, xem xét giao tiếp đến một thiết bị với một bit trạng thái gọi là BUSY, được set khi thiết bị đang bận và được xóa khi thiết bị đã sẵn sàng. Nếu BUSY được nối tới P1.5, vòng lặp sau sẽ được dùng để chờ thiết bị trở lại trạng thái sẵn sàng : WAIT : JB P1.5, WAIT Lệnh này có nghĩa là “nếu bit P1.5 được set thì nhảy tới nhãn WAIT”. Nói cách khác “nhảy trở lại và kiểm tra lần nữa”. 2.2.3.6. Các Thanh Ghi Timer. 8051/8031 chứa hai bộ định thời / đếm 16 bit được dùng cho việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0 : byte thấp) và 8CH (TH0 : byte cao). Timer 1 ở địa chỉ 8BH (TL1 : byte thấp) và 8DH (TH1 : byte cao). Việc vận hành timer được set bởi thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit. 2.2.3.7. Các Thanh Ghi Port Nối Tiếp. 8051/8031 chứa một port nối tiếp trên chip dành cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao tiếp nối tiếp (các bộ chuyển đổi A/D, các thanh ghi dịch...). Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và nhận. Khi truyền dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCON) (được địa chỉ hóa từng bit) ở địa chỉ 98H. 2.2.3.8. Các Thanh Ghi Ngắt. 8051/8031 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai thanh ghi được địa chỉ hóa từng bit. 2.2.3.9. Thanh Ghi Điều Khiển Công Suất. Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa nhiều bit điều khiển. Chúng được tóm tắt trong bảng sau : Bảng 2.4 Thanh ghi điều khiển công suất. Bit 7 thì Kyù hieäu SMOD YÙ nghóa Bit gaáp ñoâi toác ñoï baud, neáu ñöôïc set toác ñoä baud seõ taêng gaáp ñoâi trong caùc mode 1,2 vaø 3 cuûa port noái tieáp. Khoâng ñònh nghóa. Khoâng ñònh nghóa. Bit côø ña duïng 1. Bit côø ña duïng 0. Giaûm coâng suaát, ñöôïc set ñeå kích hoaït mode giaûm coâng suaát, chæ thoaùt khi reset 0 IDLMode chôø, set ñeå kích hoaït mode chôø, chæ thoaùt khi coù ngaét hoaëc reset heä thoáng. 64 53 2 1 – – GF1 GF0 PD 2.2.4 Bảo vệ bộ nhớ. Các bit khoá bộ nhớ chương trình. Vi điều khiển AT89C51 có 3 bit khoá có thể bỏ không lập trình (U) hoặc được lập trình (P) để nhận các đặc trưng thêm vào được liệt kê trong bảng dưới đây (với LB1, LB2, LB3 là các bit khóa tương ứng). Bảng 2.5 ý nghĩa các bit khoá bbộ nhớ chương trình. Chế độ LB1 1 U 2 P 3 4 P P LB2 LB3 U U U U P P Kiểu bảo vệ Không khoá chương trình Các lệnh MOVC được thi hành từ bộ nhớ chương trình ngoài bị cấm khi lấy các byte mã từ bộ nhớ nội, /EA được lấy mẫu và được chốt lại khi reset và hơn nữa, việc lập trình bộ nhớ Flash là bị cấm. U Như chế độ 2 nhưng việc kiểm tra cũng bị cấm P Như chế độ 3 nhưng việc thi hành ngoài cũng bị cấm. Khi bit khoá 1 được lập trình, mức logic tại chânĠ được lấy mẫu và chốt lại khi reset. Nếu thiết bị được bật nguồn mà không có reset, việc chốt sẽ được khởi tạo với một giá trị ngẫu nhiên cho đến khi được reset. Giá trị được chốt củaĠ phải bằng với mức logic hiện tại ở chân đó để cho thiết bị làm việc một cách chính xác. 2.2.5. Hoạt Động Của Port Nối Tiếp. 2.2.5.1. Giới thiệu. 8051/8031 có một port nối tiếp trong chip có thể hoạt động ở nhiều chế độ trên một dãi tần số rộng. Chức năng chủ yếu của port nối tiếp là thực hiện chuyển đổi song song sang nối tiếp đối với dữ liệu xuất, và chuyển đổi nối tiếp sang song song với dữ liệu nhập. Truy xuất phần cứng đến port nối tiếp qua các chân TXD và RXD. Các chân này có các chức năng khác với hai bit của Port 3, P3.1 ở chân 11 (TXD) và P3.0 ở chân 10 (RXD). Port nối tiếp cho hoạt động song công (full duplex : thu và phát đồng thời), TXDcho phép RXD một ký tự sẽ được thu và được và đệm lúc thu (receiver buffering) (P3.0)CPU đọc ký tự thứ nhất trước khi giữ trong khi ký tự thứ hai được(P3.1) nhận. Nếu ký tự thứ hai được thu được thu đầy đủ thì dữ liệu sẽ không bị mất. Hai thanh ghi chức năng đặc biệt cho phépD phần mềm truy xuất đến port CLK và SBUF Q Bộ đệm port nối tiếp (SBUF) Thanh ghi dòchchỉ 99H thật sự nối tiếp là : SBUF SCON. ở địa (chæ ghi) CLK là hai bộ đệm. Viết vào SBUF để nạp dữ liệu sẽ được phát, và đọc SBUF để truy xuất dữ liệu thu được. Đây là hai thanh ghi riêng biệt : thanh ghi chỉ ghi để phát và thanh ghi chỉ đọc để thu. Xung nhòp toác ñoä baud (phaùt) Xung nhòp toác ñoä baud (thu) Bus noäi 8051/8031 SBUF (chæ ñoïc) Hình 2.6 Sơ đồ hoạt động Port nối tiếp. Thanh ghi điều khiển port nối tiếp (SCON) ở địa chỉ 98H là thanh ghi có địa chỉ bit chứa các bit trạng thái và các bit điều khiển. Các bit điều khiển đặt chế độ hoạt động cho port nối tiếp, và các bit trạng thái báo kết thúc việc phát hoặc thu ký tự. Các bit trạnh thái có thể được kiểm tra bằng phần mềm hoặc có thể được lập trình để tạo ngắt. Tần số làm việc của port nối tiếp, còn gọi là tốc độ baud có thể cố định (lấy từ bộ dao động trên chip). Nếu sử dụng tốc độ baud thay đổi, Timer 1 sẽ cung cấp xung nhịp tốc độ baud và phải được lập trình. 2.2.5.2. Thanh ghi điều khiển port nối tiếp Chế độ hoạt động của port nối tiếp được đặt bằng cách ghi vào thanh ghi chế độ port nối tiếp (SCON) ở địa chỉ 98H. Sau đây là các bảng tóm tắt thanh ghi SCON và các chế độ của port nối tiếp : Bit 2.6 Kyù Ñòa chæ Moâ taû Bảng Tómhieäu tắt thanh ghi chế độ port nối tiếp SCON. SCON.7 SM0 9FH SCON.6 SM1 9EH SCON.5 SM2 9DH truyeàn vaø 3; RI seõ thöù 9 thu ñöôïc laø 0. SCON.4 REN 9CH (nhaän) SCON.3 TB8 9BH ñoä 2 SCON.2 RB8 9AH SCON.1 TI 99H kyù töï; SCON.0 RI 98H töï; ñöôïc Bit 0 cuûa cheá ñoä port noái tieáp. Bit 1 cuûa cheá ñoä port noái tieáp. Bit 2 cuûa cheá ñoä port noái tieáp. Cho pheùp thoâng ña xöû lyù trong caùc cheá ñoï 2 khoâng bò taùc ñoäng neáu bit Cho pheùp boä thu phaûi ñöôïc ñaët leân 1 ñeå thu caùc kyù töï. Bit 8 phaùt, bit thöù 9 ñöôïc phaùt trong caùc cheá vaø 3; ñöôïc ñaët vaø xoùa baèng phaàn meàm. Bit 8 thu, bit thöù 9 thu ñöôïc. Côø ngaét phaùt. Ñaët leân 1 khi keát thuùc phaùt ñöôïc xoùa baèng phaàn meàm. Côø ngaét thu. Ñaët leân 1 khi keát thuùc thu kyù xoùa baèng phaàn meàm.
- Xem thêm -